`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/09/23 23:52:50
// Design Name: 
// Module Name: First
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module First(a,b,z);
input a,b;
output z;
wire [2:0] z;
assign z[0] = a&b;
assign z[1] = a|b;
assign z[2] = a^b;
endmodule